TOP>
記事一覧>
ラッチアップのメカニズムとは？試験や対策についても解説！

ラッチアップのメカニズムとは？試験や対策についても解説！

2024.01.29更新

この記事を書いた人

長谷川

FREE AID編集部機電系専門ライター Div.
アナログ回路設計・営業を経験した後ライター＆ディレクターとして独立。
電気電子・ITジャンルを得意とし、正確で分かりやすい情報の発信を行っています。

ICを安全に使用するにはラッチアップ現象の理解が欠かせません。そこで今回はラッチアップ現象について、発生のメカニズムや対策、具体的な原因について解説していきます。ICの設計者はもちろんのこと、使用者にとっても有益な情報ばかりですので、ぜひ最後まで読んでみてください。

この記事の目次

ラッチアップとは

ラッチアップとは、IC素子の寄生素子であるサイリスタが何らかの外的要因でトリガされ、過剰な電流が流れ続けてしまう現象のことです。ラッチアップが発生すると機能や性能に何らかの不具合が生じるばかりか、最悪の場合は素子が破壊されてしまうこともあります。

寄生サイリスタとは

寄生サイリスタとは、IC内に複数のトランジスタが存在することで意図せず生まれてしまうサイリスタを指します。そもそもサイリスタとはpn接合を2つ組み合わせた構造をした電流制御が可能な整流素子のことで、ダイオードにスイッチング機能を持たせたように、順方向電圧を印加した状態でゲートオンすることで電流が流れます。サイリスタ機能はpnpトランジスタとnpnトランジスタを2つ組み合わせて作ることもできるため、集積度が高く複雑な回路を構成するICでは、設計者が意図しない寄生サイリスタが生まれてしまうのです。

ラッチアップが発生するメカニズム

ラッチアップは寄生サイリスタのゲートが意図せずにオンになることで発生します。サイリスタではゲートをオンにすると順方向抵抗が著しく低くなり、順方向電流が流れているうちは再びゲートをオフにしても導通状態は解除されません。見方を変えると、寄生サイリスタの順方向に電圧が印加されている状態は常にゲートオンを待っている状態とも言え、瞬間的なノイズであってもゲートに印加されると、とたんにサイリスタが導通状態となってラッチアップを招きます。

ラッチアップの原因となる事象について

ラッチアップのメカニズムを理解したところで、具体的な要因となる個別事象について深堀りしていきます。これから説明する事象を回避すればラッチアップは防げるので、ぜひ覚えておきましょう。

電源を上回る電圧が信号ラインに印加された場合

ラッチアップの引き金となる要素の1つ目は、電源電圧を超える電圧が信号のI/Oピンに入力されるケースで、実質的に寄生サイリスタをゲートオンするのと同じ状態と言えます。具体的な要因としては、雷や静電気など電圧値の時間変化：dV/dtが大きいパルス状のノイズが信号端子に入力される場合がほとんどです。また、電源ラインにノイズが発生して電源電圧が低下し、結果的に信号電圧の方が高くなった場合でも同様の状態となるため、注意が必要です。

ICの電源投入手順が不適切な場合

ICの電源投入手順が不適切な場合もラッチアップを招く要因の1つです。具体的には、信号入力よりも先に電源を入れたり、信号入力がある状態で電源を切ってしまうことで、信号ラインの電圧が電源電圧を上回る状態となって、ラッチアップが引き起こされます。また立ち上がりが遅い電源では、たとえ電源を入れる順序が正しくても信号入力が先に入ってしまってラッチアップを招く恐れがあるため注意が必要です。

定格値を超える大電流が入力された場合

定格値を超える電流が入力される場合もラッチアップを招く要因となるため厳禁です。通常の電気回路であれば定格値を少し超えた電流が流れても、性能に多少の影響がある程度ですが、ICに大きな電流が流れると内部回路に電位差が生じ、寄生サイリスタのゲートがオンになってしまう恐れがあります。また、何らかの理由によりグランド端子や信号端子に大きな電流が入力された場合も同一事象を招きラッチアップとなるため注意が必要です。

代表的なラッチアップ対策

ラッチアップの発生要因や影響を理解したところで、具体的な対策について解説していきます。ラッチアップを発動させない対策だけでなく、ラッチアップが発生した時の被害を最小限に抑える対策も解説するので、ICを適切に使用するためにもしっかりと理解しておきましょう。

ノイズの遮断

まず最も分かりやすい対策としては、ICの信号ラインや電源ラインにノイズ対策を施し、原因となるノイズを遮断することです。具体的にはコンデンサをICと並列に接続して高周波ノイズを逃がしたり、フェライトコアと呼ばれるコイルに信号線や電源を通して高周波ノイズがそもそも流れないようにしたり、信号線や電源線にシールド付きケーブルを採用する対策が基本となります。

ICの使い方を遵守する

ICの電源の投入手順や定格電圧値を守ることも重要です。複数の電源が必要な素子であれば、各電源を供給するタイミングを取扱説明書通りに行うのが基本となりますし、いかなる素子でも電源を入れてから信号を入力し、信号入力が無くなってから電源を切る、という原則も忘れてはなりません。さらに定格値を超える電流もラッチアップを招く原因となるため、定められた電流以上が流れないような設計が必要です。

ラッチアップが起きたら電源を遮断する回路を設ける

ラッチアップが起きて大電流が流れたことを検知し、即座にICへの電源供給を遮断する外部回路、通称ラッチオフ回路を設けるのも対策として有効です。サイリスタに順方向電圧を印加している状態では、ゲート信号が解除されても導通状態が解除されない一方で、順方向電圧がなくなればゲートの状態に関係なく電流が遮断されます。ラッチアップによる大電流は流れている時間が長いほど甚大な影響をもたらすため、瞬時にラッチアップを遮断できればICの破損を回避できる可能性が高まります。

寄生サイリスタが生まれないICを採用する

対策として、そもそもラッチアップが起きない構造のICを採用するのも良いでしょう。ラッチアップはIC内に存在する寄生サイリスタが原因のため、IC内のトランジスタ同士を酸化絶縁層（通称トレンチ）で絶縁し、サイリスタが生まれないようにすれば防ぐことができます。既に回路設計や製作が完了していて、ノイズ対策回路やラッチオフ回路を新規に設けるのが困難な場合であっても、使用するICを変えるだけなら比較的すぐに対策できるのでオススメです。

ラッチアップに対する性能はラッチアップ試験で確かめる

各ICがどの程度のラッチアップ耐性を持っているかはラッチアップ試験によって評価します。具体的な方法として規定されている試験方法として、入出力端子にパルス信号を入力するパルス電流注入法、電源端子に過電圧を印加する電源過電圧法、入出力端子に静電気ノイズを入力するコンデンサ電圧印加法があります。なお、コンデンサ電圧印加法については試験設備の準備が困難なため、一般的な試験としてはあまり使用されていません。

まとめ

今回はIC素子において発生するラッチアップ現象について解説してきました。ラッチアップはIC内部に意図せず誕生した寄生サイリスタがノイズや過電圧によってゲートオンし、大電流が流れ続けてしまう現象であることが理解できたと思います。複雑なシステム回路を構築する場合、ラッチアップによるICの破壊は甚大な影響を招く恐れがあるので、今回の内容をしっかりと理解して適切な対策を練りましょう。

高収入も可能！機電系エンジニア求人はこちら ▶

前の記事を読む

記事一覧に戻る

次の記事を読む